输入/输出 — 设备比内存慢得多:轮询、中断、DMA 与两种映射Copy Anchor Link

这一章讲什么: 程序怎么和键盘、磁盘这些「外界」打交道。核心矛盾一句话: 内存和 CPU 节奏同步,而 I/O 设备慢得离谱、脾气各异——2 GHz 的 CPU 等你敲一个键 能跑 2 亿条指令。所以 I/O 的全部技术,都是围绕「怎么等、谁来等、数据走哪条路」 这三个问题给出的不同答案。 主线例子: 16550 UART(串口芯片)的轮询读写——三个函数 init/in/out, C 版与汇编版对照,看 I/O 编程到底在写什么。

1. 时序:I/O 问题比内存问题难在哪Copy Anchor Link

内存:时序由硬件兜底Copy Anchor Link

内存的时序「相对统一,不依赖于外部事件」——不用程序员操心,一条 mov 进、一条 mov 出。 书里补了一刀:即便如此,CPU 还是比内存(尤其 DRAM)快,访问内存本身常常就是 程序最大的 slowdown 来源(第 8 章的缓存就是为这个擦屁股)¹。

I/O 设备:慢,而且各自为政Copy Anchor Link

两个量级对比把差距钉死²:

• 键盘:快打 120 词/分钟 = 每秒 10 字符 = 100 毫秒一个字符;2 GHz CPU 在这 期间能执行约 2 亿条指令;而且击键间隔忽长忽短,毫无规律;
• 磁盘:典型 SSD 约 500 MB/s,而 DDR4 内存约 20 GB/s——内存快 40 倍; 机械盘上数据可能刚错过磁头,得等盘转一整圈。

「慢」之外还有「杂」:每个设备的时序特性都不同,访问它们必须明确编程—— 这就是 I/O 编程存在的原因²。

总线:按速度分层Copy Anchor Link

既然设备快慢悬殊,总线也跟着分层:内存和显卡走高速总线,磁盘、键盘走慢速总线。 书里用 2005 年的 PC 讲了这个层级:北桥(内存控制器中枢)经前端总线连 CPU 和 PCI-E, 南桥(I/O 控制器中枢)连 SATA、USB 等慢速设备;2008/2011 年起内存控制器先后进了 CPU 芯片,如今整台手机就是一颗 SoC(片上系统)³。层级化的理由,始终是 「让每条总线的协议匹配所连设备的速度」。

2. CPU 怎么够到设备:设备控制器与两种映射Copy Anchor Link

设备控制器:每个设备门口的中介Copy Anchor Link

CPU 不直接碰设备,而是和设备控制器打交道——键盘控制器检测哪个键被按下、 SHIFT 有没有按住,转成位模式交给 CPU。控制器给 CPU 暴露一组寄存器⁴:

「读写设备」和「读写内存」的机器动作几乎一样,差别全在时序: 内存随时就绪,设备可能没数据(读)或忙(写)——所以每次读写前要看状态寄存器⁴。

方案一:端口映射 I/O(隔离 I/O)Copy Anchor Link

x86 有一组独立的 I/O 端口(编号 0x0000–0xffff),地址空间和内存完全分开, 专用指令访问:in 从端口读、out 往端口写(宽度由寄存器名定:al 一字节、 ax 两字节、eax 四字节)⁵。CPU 发出特殊控制信号区分「这次地址总线上走的是端口号 还是内存地址」——好处是整个 64 位内存空间都留给程序⁵。

方案二:内存映射 I/OCopy Anchor Link

把设备寄存器映射到内存地址空间的一段,普通的访存指令(mov)就能读写设备。 这要先理解两个背景概念⁶:

• 虚拟内存:程序跑在一个从 0 开始的连续虚拟地址空间里(gdb 里看到的都是它); x86-64 实际用 48 位,最大 256 TiB——比物理内存(4~16 GiB)大得多;
• 页与 MMU:操作系统把程序切成 4 KB 的页,维护一张页表; CPU 里的内存管理单元(MMU)拿虚拟地址查页表换成物理地址, 页不在内存就触发页面故障异常,操作系统把页从磁盘加载进来。

内存映射 I/O 就是在这个机制上再加一层:让某些虚拟地址不映射到物理内存, 而是映射到 I/O 端口。此后 mov 这些地址 = 读写设备寄存器。 最大优点是可以用 C 写 I/O 函数——in/out 只有汇编够得着⁶。

三种传输方式:轮询、中断、DMACopy Anchor Link

数据真跑起来,还有三种模式⁷:

轮询(polling)      中断驱动             DMA
┌──────┐          ┌──────┐            ┌──────┐
│循环读│          │CPU   │            │CPU   │
│状态位│          │干别的│            │干别的│
│直到好│          │  ↑   │            │  ↑   │
└──────┘          │设备喊│            │设备直│
占着 CPU          │"好了"│            │写内存│
                  └──────┘            │  ↑   │
                  需要第 21 章         │完事喊│
                  的中断机制           └──────┘
                                     大块数据专用

书里的一句话点破轮询的死穴:等设备的漫长时间里 CPU 被白白占用—— 单片机(微波炉控制)无所谓,多任务电脑上不可接受⁷。 DMA(直接内存访问)让磁盘这类高速设备绕过 CPU 直写内存,传完再发中断通知 操作系统——CPU 从头到尾只接两个电话:开工一个、完工一个⁷。

3. 主线例子:16550 UART 的轮询 I/OCopy Anchor Link

UART 是什么Copy Anchor Link

UART(通用异步收发器)做「并行 ⇄ 串行」转换:把 CPU 给的整字节拆成一位一位 的电压变化发出去,接收方再拼回来。发送时先拉低线路发一个起始位,逐位移出数据位, 最后回到高电平发停止位;双方必须约定同一波特率(每秒位数)。它是理解「设备控制器」 最经典的样本⁸。

寄存器地图与 DLAB 把戏Copy Anchor Link

16550 UART 有 12 个 8 位寄存器,端口偏移 0–7(表 20-1)。一个妙处:同一端口偏移 对应不同寄存器——读端口 0 是接收缓冲(RBR),写端口 0 是发送保持(THR); 线路控制寄存器(LCR)的第 7 位(DLAB)为 1 时,端口 0/1 又变成波特率除数锁存器的 低/高字节。「先设 DLAB 写波特率,再清 DLAB 进通信模式」是初始化序列里的固定仪式⁹。

我们要用的三个函数(书里明说:代码不完整、不能真跑,只为演示概念)¹⁰:

• UART_init:写控制寄存器,设好 38400 波特、8 数据位、1 停止位、无校验、关中断关 FIFO;
• UART_in:轮询线路状态寄存器(LSR)的接收就绪位(RxRDY),等到了就读 RBR;
• UART_out:轮询发送就绪位(TxRDY),能收了就把字符写进 THR。

C 版与汇编版的对照:三件事值得学Copy Anchor Link

其一,内存映射 I/O 用 C 写就是这么朴素:*(port+LSR) & RxRDY 读状态、 *(port+RBR) 读数据——和访问数组毫无区别,这正是内存映射的价值¹¹。

其二,看编译器的输出能学到它的毛病。 清单 20-4 里 gcc 为 UART_in 生成了 and …; test eax, eax 两行——and 已经设好标志,test 纯属多余; 初始化函数里每个寄存器地址都用 add 现算一遍。作者的方法论值得原样收下: 设备处理程序先用 C 写、生成汇编、挑毛病,再决定是否手写——理由是中断随时会 插入处理程序,里面的代码越短越好¹²。

其三,汇编版的修复:基址指针 + 偏移量直接寻址(byte ptr LSR[rdi]), 一次访存完成「读状态 + 测位」(and byte ptr LSR[rdi], RxRDY 直接设标志接 jne), 轮询循环瘦到两行¹³。

端口映射版的插曲:AT&T 语法撞车Copy Anchor Link

改用 in/out 的端口映射版,Linux 的 sys/io.h 提供了 inb/outb 包装。但作者的 -masm=intel 编译直接报错——翻到 -S 输出才发现:io.h 里的宏是写死 AT&T 语法的(inb dx,al),和 Intel 语法(in al, dx)操作数顺序相反¹⁴。 一个小事故讲清两件事:内核 C 头文件里嵌的汇编都是 AT&T 传统;以及第 10 章 AT&T 语法的伏笔在这里接住。 用 io.h 就放弃 -masm=intel,想保留 Intel 语法 就自己写内联汇编。

4. 作者的判断与证据Copy Anchor Link

判断(我们的,不是书里的): 本章把「等待」这个隐性成本摆上了台面: 轮询的本质是把 CPU 时间换成编程简单,中断的本质是把编程复杂度换成 CPU 效率。 这个权衡在软件界反复出现(阻塞 vs 非阻塞、同步 vs 回调),I/O 是它的硬件原形。 理解轮询-中断-DMA 的谱系,读现代异步编程模型时会一直看到它的影子。 如果错,会错在: 现代 OS 里轮询并未消失——高速网络(NVMe、内核旁路)恰恰 靠「轮询专用核」复活了,因为中断的开销在微秒级以下时反而更大。谱系的两端 会随硬件成本移动,别把「轮询低级」当定论。

5. 边界与局限Copy Anchor Link

• UART 代码是教学草图,作者明言不能运行;真实驱动要处理错误、超时、并发, 复杂度高几个量级¹⁰。
• 中断与异常的机制本身推到第 21 章,本章只用到名词。
• 虚拟内存/页表/MMU 只有概念级介绍——分页机制、TLB、页面置换算法都不在本书范围。
• DMA 只讲工作方式,DMA 控制器与缓存一致性(设备直写内存 vs CPU 缓存)的问题没展开。
• 没有网络 I/O、USB 协议栈等现代设备的任何内容。

6. 可带走的Copy Anchor Link

1. 内存时序统一(硬件兜底),I/O 时序各异(必须编程)——这是 I/O 章的第一原理;
2. 设备控制器暴露四类寄存器:传输、接收、状态、控制;读写前先看状态;
3. 端口映射 I/O:独立地址空间 + in/out,留给汇编;内存映射 I/O:借虚拟内存机制, C 也能写;
4. 虚拟内存 = 程序的连续假地址;MMU + 页表翻译成物理地址;缺页触发异常;
5. 三种传输:轮询(简单费 CPU)、中断(设备叫人)、DMA(设备自己搬、完事叫人);
6. 总线按速度分层(北桥/南桥→SoC 集成)是为了匹配设备时序;
7. UART:起止式串行通信;同一端口读写不同寄存器;DLAB 切换波特率锁存器;
8. 设备处理程序要短——中断会插进来,作者套路:C 写完 → 看汇编 → 挑毛病;
9. and 已设标志就别再接 test;寄存器地址用「基址+偏移」一次算;
10. io.h 的 inb/outb 宏是 AT&T 语法,-masm=intel 与之不兼容。

7. 原文地图Copy Anchor Link